रिपल कैरी अडर: वर्किंग, टाइप्स एंड इट्स एप्लिकेशन

में डिजिटल इलेक्ट्रॉनिक्स दो-बिट बाइनरी संख्याओं का उपयोग करके संभव हो सकता है आधा योजक । और यदि इनपुट अनुक्रम में तीन-बिट अनुक्रम है, तो एक पूर्ण योजक का उपयोग करके अतिरिक्त प्रक्रिया पूरी की जा सकती है। लेकिन यदि बिट्स की संख्या इनपुट अनुक्रम में अधिक है तो प्रक्रिया को आधे योजक का उपयोग करके पूरा किया जा सकता है। क्योंकि पूर्ण योजक अतिरिक्त ऑपरेशन को पूरा करने में सक्षम नहीं हो सकता है। तो इन कमियों को 'रिपल कैरी अडर' का उपयोग करके दूर किया जा सकता है। यह एक अद्वितीय प्रकार है तर्क सर्किट डिजिटल संचालन में एन-बिट संख्या जोड़ने के लिए उपयोग किया जाता है। इस लेख में रिपल-कैरी-एड करने वाले और उसके संचालन के बारे में एक विवरण दिया गया है।

रिपल कैरी अडर क्या है?

कई पूर्ण योजक की एक संरचना n बिट बिट अनुक्रम के अतिरिक्त के परिणाम देने के लिए एक तरीके से कैस्केड की जाती है। इस योजक में इसकी संरचना में कैसकेड पूर्ण योजक शामिल हैं, इसलिए एक रिपल-कैरी योजक सर्किट में हर पूर्ण योजक चरण में कैरी उत्पन्न होगा। प्रत्येक पूर्ण योजक चरण में ये कैरी आउटपुट इसके अगले पूर्ण योजक को अग्रेषित किया जाता है और इसे कैरी इनपुट के रूप में लागू किया जाता है। यह प्रक्रिया अपने अंतिम पूर्ण योजक चरण तक जारी रहती है। इसलिए, प्रत्येक कैरी आउटपुट बिट को पूर्ण योजक के अगले चरण में रिप किया जाता है। इस कारण से, इसे 'रिप्ली कैर एडियर' नाम दिया गया है। इसकी सबसे महत्वपूर्ण विशेषता यह है कि इनपुट बिट अनुक्रमों को जोड़ना है चाहे अनुक्रम 4 बिट या 5 बिट या कोई हो।

“इस कैरी एडियर में विचार किए जाने वाले सबसे महत्वपूर्ण बिंदु में से एक अंतिम आउटपुट है जिसे कैरी आउटपुट के पूरा होने के बाद ही जाना जाता है। इसलिए इस कैरी ऐड के उपयोग से परिणाम प्राप्त करने में देरी होगी ”।

रिपल-कैरी एडर्स में विभिन्न प्रकार हैं। वे:

• 4-बिट रिपल-कैरी योजक
• 8-बिट रिपल-कैरी योजक
• 16-बिट रिपल-कैरी योजक

सबसे पहले, हम 4-बिट रिपल-कैरी-एडियर के साथ शुरू करेंगे और फिर 8-बिट और 16-बिट रिपल-एड एडर्स।

4-बिट रिपल कैरी अडर

नीचे का आरेख 4-बिट रिपल-कैरी योजक का प्रतिनिधित्व करता है। इस योजक में, चार पूर्ण योजक कैस्केड में जुड़े हुए हैं। सह कैरी इनपुट बिट है और यह हमेशा शून्य होता है। जब इस इनपुट कैरी ’Co’ को दो इनपुट अनुक्रम A1 A2 A3 A4 और B1 B2 B3 B4 पर लागू किया जाता है तो आउटपुट S1 S2 S3 S4 और आउटपुट कै C4 के साथ प्रदर्शित होता है।

4-बिट आरसीए आरेख

4-बिट रिपल कैरी अडर का कार्य करना

• आइए दो इनपुट अनुक्रम 0101 और 1010 का एक उदाहरण लेते हैं। ये A4 A3 A2 A1 और B4 B3 B2 B1 का प्रतिनिधित्व कर रहे हैं।
• इस योजक अवधारणा के अनुसार, इनपुट कैरी 0 है।
• जब इनपुट ले 0 के साथ Ao & Bo को 1 पूर्ण योजक पर लागू किया जाता है।
• यहाँ A1 = 1 B1 = 0 Cin = 0
• इस योजक के सम और कैरी समीकरणों के अनुसार सम (S1) और कैरी (C1) उत्पन्न किया जाएगा। अपने सिद्धांत के अनुसार, Sum = A1⊕B1inCin और Carry = A1B1⊕B1Cin1CinA1 के लिए आउटपुट समीकरण
• इस समीकरण के अनुसार, 1 पूर्ण योजक S1 = 1 और कैरी आउटपुट यानी C1 = 0 के लिए।
• अगले इनपुट बिट्स A2 और B2 के लिए समान है, आउटपुट S2 = 1 और C2 = 0. यहां महत्वपूर्ण बिंदु दूसरा चरण है पूर्ण योजक को इनपुट कैरी मिलता है अर्थात, C1 जो प्रारंभिक चरण पूर्ण योजक का आउटपुट कैरी है।
• जैसे यह अंतिम आउटपुट अनुक्रम (S4 S3 S2 S1) = (1 1 1 1) और आउटपुट कैरी C4 = 0 प्राप्त करेगा।
• 4-बिट इनपुट सीक्वेंस के लिए यह अतिरिक्त प्रक्रिया है जब यह इस कैरी ऐड पर लागू होता है।

8-बिट रिपल कैरी अडर

• इसमें 8 पूर्ण योजक शामिल हैं जो कैस्केड रूप में जुड़े हुए हैं।
• प्रत्येक पूर्ण योजक कैरी आउटपुट अगले चरण पूर्ण योजक के लिए एक इनपुट कैरी के रूप में जुड़ा हुआ है।
• इनपुट अनुक्रमों (ए 1 ए 2 ए 3 ए 4 ए 5 ए 6 ए 7 ए 8) और (बी 1 बी 2 बी 3 बी 4 बी 5 बी 6 बी 7 बी) द्वारा चिह्नित किया जाता है और इसके प्रासंगिक आउटपुट अनुक्रम को (एस 1 एस 2 एस 3 एस 4 एस 6 एस 6 एस 7 एस 8) द्वारा दर्शाया गया है।
• 8-बिट रिपल-कैरी-एडियर में जोड़ प्रक्रिया एक ही सिद्धांत है जो 4-बिट रिपल-कैरी-एडर में उपयोग किया जाता है, अर्थात, इनपुट इनपुट के साथ दो इनपुट अनुक्रमों में से प्रत्येक बिट जोड़ा जा रहा है।
• यह तब उपयोग करेगा जब दो 8 बिट द्विआधारी अंक अनुक्रम के अलावा।

8bit-ripple-carry-adder

16-बिट रिपल कैरी अडर

• इसमें 16 पूर्ण योजक शामिल हैं जो कैस्केड रूप में जुड़े हुए हैं।
• प्रत्येक पूर्ण योजक कैरी आउटपुट अगले चरण पूर्ण योजक के लिए एक इनपुट कैरी के रूप में जुड़ा हुआ है।
• इनपुट दृश्यों को (A1… .. A16) और (B1 …… B16) द्वारा निरूपित किया जाता है और इसके प्रासंगिक आउटपुट अनुक्रम को (S1 …… .. S16) द्वारा दर्शाया जाता है।
• 16-बिट रिपल-कैरी-एडियर में जोड़ प्रक्रिया एक ही सिद्धांत है जो कि 4-बिट रिपल-कैरी एडर में प्रयोग किया जाता है, यानी प्रत्येक इनपुट इनपुट के साथ दो इनपुट सीक्वेंस से प्रत्येक बिट जोड़ने वाला है।
• यह तब उपयोग करेगा जब दो 16 बिट द्विआधारी अंक अनुक्रम के अलावा।

16-बिट-रिपल-कैरी-योजक

रिपल कैरी अडर ट्रुथ टेबल

नीचे दी गई सत्य तालिका रिपल-कैरी-योजक के लिए सभी इनपुटों के संभावित संयोजन के लिए आउटपुट मान दिखाती है।

रिपल कैरी योजक VHDL कोड

VHDL (VHSIC HDL) हार्डवेयर विवरण भाषा है। यह एक डिजिटल डिज़ाइन भाषा है इस कैरी ऐड के लिए VHDL कोड नीचे दिखाया गया है।

पुस्तकालय IEEE
IEEE.STD_LOGIC_1164.ALL का उपयोग करें

इकाई रिपलकेरीडैडर है
पोर्ट (A: STD_LOGIC_VECTOR में (0 से 3 नीचे)
B: STD_LOGIC_VECTOR में (3 नीचे 0)
सिनेमा: STD_LOGIC में
एस: बाहर STD_LOGIC_VECTOR (0 से नीचे 3)
कटआउट: STD_LOGIC)
अंत Ripplecarryadder

Ripplecarryadder का आर्किटेक्चर बिहेवियरल है - फुल एडडर VHDL कोड कंपोनेंट डिक्लेरेशन
घटक full_adder_vhdl_code
पोर्ट (A: STD_LOGIC में)
B: STD_LOGIC में
सिनेमा: STD_LOGIC में
S: STD_LOGIC
कटआउट: STD_LOGIC)
अंतिम घटक

- मध्यवर्ती कैरी घोषणा
सिग्नल c1, c2, c3: STD_LOGIC

शुरू

- पोर्ट मैपिंग फुल अडर 4 बार
FA1: full_adder_vhdl_code पोर्ट मैप (A (0), B (0), Cin, S (0), c1)
FA2: full_adder_vhdl_code पोर्ट मैप (A (1), B (1), c1, S (1), c2)
FA3: full_adder_vhdl_code पोर्ट मैप (A (2), B (2), c2, S (2), c3)
FA4: full_adder_vhdl_code पोर्ट मैप (A (3), B (3), c3, S (3), Cout)

अंत व्यवहार

रिपल कैरी अडर वेरिलोग कोड

वेरिलॉग कोड एक हार्डवेयर विवरण भाषा है। डिजाइनिंग और सत्यापन उद्देश्य के लिए आरटीएल चरण में डिजिटल सर्किट में इसका उपयोग किया जाता है। इस कैरी ऐड के लिए वेरिलॉग कोड नीचे दिखाया गया है।

मॉड्यूल ripple_carry_adder (a, b, cin, sum, cout)
इनपुट [03: 0] ए
इनपुट [03: 0] बी
इनपुट सिन
आउटपुट [०३: ०] राशि
आउटपुट cout
तार [2: 0] सी
फुलड ए 1 ([[0], बी [0], सिने, योग [0], सी [0])
फुलड ए 2 ([[१], बी [१], सी [०], सम [१], सी [१]]
फुलड ए 3 ([[२], बी [२], सी [१], सम [२], सी [२]]
फुलडेड ए 4 ([[3], बी [3], सी [2], सम [3], कॉउट)
अंतर्मुखी
fulladd मॉड्यूल (ए, बी, CIN, योग, अदालत)
इनपुट a, b, cin
आउटपुट योग, कूट
sum = = (a ^ b ^ cin) असाइन करें
कूट = ((a (b)) | (b & Cin) | ((a & cin)) असाइन करें

रिपल कैरी अडर एप्लीकेशन

रिपल-कैरी-एड-एप्लिकेशन में निम्नलिखित शामिल हैं।

• ये कैरी एडर्स ज्यादातर n-बिट इनपुट सीक्वेंस के अलावा उपयोग किए जाते हैं।
• ये कैरी योजक डिजिटल सिग्नल प्रोसेसिंग और में लागू होते हैं माइक्रोप्रोसेसरों ।

रिपल कैरी योजक लाभ

रिपल-कैरी-योजक लाभ में निम्नलिखित शामिल हैं।

• इस कैरी एडियर का एक फायदा है कि हम सटीक परिणाम प्राप्त करने के लिए n-bit दृश्यों के लिए अतिरिक्त प्रक्रिया कर सकते हैं।
• इस योजक का डिजाइन एक जटिल प्रक्रिया नहीं है।

रिपल योजक एक विकल्प है जब आधा योजक और पूर्ण योजक इनपुट बिट क्रम के बड़े होने पर अतिरिक्त ऑपरेशन नहीं करते हैं। लेकिन यहाँ, यह कुछ भी देरी के साथ इनपुट बिट अनुक्रमों के लिए आउटपुट देगा। डिजिटल सर्किट के अनुसार यदि सर्किट देरी से आउटपुट देता है तो यह बेहतर नहीं होगा। इसे कैरी लुक-फॉरवर्ड योजक सर्किट द्वारा दूर किया जा सकता है।