चरण बंद लूप अनुप्रयोगों के साथ काम करना

समस्याओं को खत्म करने के लिए हमारे साधन का प्रयास करें





चरण बंद लूप आधुनिक इलेक्ट्रॉनिक प्रणालियों में बुनियादी ब्लॉकों में से एक है। यह आमतौर पर मल्टीमीडिया, संचार और कई अन्य अनुप्रयोगों में उपयोग किया जाता है। PLL के दो अलग-अलग प्रकार हैं - रैखिक और गैर-रेखीय। नॉनलाइनियर वास्तविक दुनिया में डिजाइन करने के लिए कठिन और जटिल है, लेकिन रैखिक नियंत्रण सिद्धांत को अच्छी तरह से एनालॉग पीएलएल में तैयार किया गया है। पीएलएल ने साबित कर दिया है कि अधिकांश इलेक्ट्रॉनिक अनुप्रयोगों के लिए एक रैखिक मॉडल पर्याप्त है।

एक चरण-बंद लूप क्या है?

एक चरण-बंद लूप में एक चरण डिटेक्टर और एक वोल्टेज नियंत्रित थरथरानवाला होता है। चरण डिटेक्टर का आउटपुट वोल्टेज-नियंत्रित थरथरानवाला (VCO) का इनपुट है और VCO का आउटपुट एक चरण डिटेक्टर के इनपुट में से एक से जुड़ा होता है जो कि बुनियादी ब्लॉक आरेख में नीचे दिखाया गया है। जब ये दोनों उपकरण एक दूसरे को लूप के रूप में खिलाते हैं।




आधारभूत खोले जाने का आधारिक डायग्राम

आधारभूत खोले जाने का आधारिक डायग्राम

ब्लॉक आरेख और PLL के कार्य सिद्धांत

चरण-बंद लूप में एक चरण डिटेक्टर होता है, ए वोल्टेज नियंत्रित थरथरानवाला और, उनके बीच, एक कम पास फ़िल्टर तय किया गया है। इनपुट सिग्नल input वीआई ’एक इनपुट आवृत्ति is फाई’ के साथ एक चरण डिटेक्टर द्वारा स्वीकार किया जाता है। मूल रूप से चरण डिटेक्टर है एक तुलनित्र प्रतिक्रिया आवृत्ति के माध्यम से इनपुट आवृत्ति फाई की तुलना करता है। चरण डिटेक्टर का आउटपुट है (Fi + fo) जो एक डीसी वोल्टेज है। चरण डिटेक्टर से बाहर, यानी, डीसी वोल्टेज कम पास फिल्टर (एलपीएफ) के लिए इनपुट है यह उच्च आवृत्ति शोर को हटाता है और एक स्थिर डीसी स्तर, अर्थात, फाई-फ़ॉइल का उत्पादन करता है। Vf भी PLL की एक गतिशील विशेषता है।



पीएलएल ब्लॉक आरेख

पीएलएल ब्लॉक आरेख

निम्न पास फ़िल्टर का आउटपुट, यानी, डीसी स्तर को VCO पर पारित किया जाता है। इनपुट सिग्नल VCO (fo) के आउटपुट फ्रिक्वेंसी के सीधे आनुपातिक है। इनपुट और आउटपुट फ्रिक्वेंसी की तुलना और फीडबैक लूप के माध्यम से तब तक समायोजित की जाती है जब तक आउटपुट फ्रीक्वेंसी इनपुट आवृत्ति के बराबर न हो। इसलिए, PLL फ्री रनिंग, कैप्चर और फेज़ लॉक जैसे काम करता है।

जब कोई इनपुट वोल्टेज लागू नहीं होता है, तो इसे फ्री-रनिंग स्टेज कहा जाता है। जैसे ही VOC पर लागू इनपुट फ्रीक्वेंसी बदलती है और तुलना के लिए आउटपुट फ्रिक्वेंसी पैदा होती है, इसे कैप्चर स्टेज कहा जाता है। नीचे दिया गया आंकड़ा PLL के ब्लॉक आरेख को दर्शाता है।

चरण-बंद लूप डिटेक्टर

चरण-बंद लूप डिटेक्टर इनपुट आवृत्ति और वीसीओ की आउटपुट आवृत्ति की तुलना डीसी वोल्टेज का उत्पादन करता है जो दो आवृत्तियों के चरण भेद के सीधे आनुपातिक है। चरण बंद लूप में एनालॉग और डिजिटल सिग्नल का उपयोग किया जाता है। अधिकांश अखंड PLL एकीकृत सर्किट एक एनालॉग चरण डिटेक्टर का उपयोग करें और अधिकांश चरण डिटेक्टर डिजिटल प्रकार से हैं। एक डबल संतुलित मिश्रण सर्किट आमतौर पर एनालॉग चरण डिटेक्टरों में उपयोग किया जाता है। कुछ सामान्य चरण डिटेक्टर नीचे दिए गए हैं:


अनन्य या चरण डिटेक्टर

एक विशेष या चरण डिटेक्टर CMOS आईसी 4070 प्रकार है। इनपुट और आउटपुट आवृत्तियों को EX OR चरण डिटेक्टर पर लागू किया जाता है। आउटपुट प्राप्त करने के लिए कम से कम एक इनपुट कम होना चाहिए और आउटपुट की अन्य शर्तें कम हैं जो नीचे दी गई सत्य तालिका में दिखाई गई हैं। आइए हम तरंग, इनपुट और आउटपुट फ्रिक्वेंसी पर विचार करते हैं, यानी फाई और फो में 0 डिग्री का फेज अंतर होता है। तब तुलनित्र का डीसी आउटपुट वोल्टेज दो इनपुट के बीच चरण अंतर का एक फ़ंक्शन होगा।

होना

एफओ

ग्राम रक्षा समिति

कम

कम

कम

कम

उच्च

उच्च

उच्च

कम

उच्च

उच्च

उच्च

कम

फाई और फो के बीच चरण अंतर के कार्य डीसी आउटपुट वोल्टेज के ग्राफ में दिखाए गए हैं। यदि चरण डिटेक्टर 180 डिग्री है, तो आउटपुट वोल्टेज अधिकतम है। यदि इनपुट और आउटपुट फ्रिक्वेंसी दोनों वर्गाकार तरंग हैं तो इन प्रकार के चरण डिटेक्टरों का उपयोग किया जाता है।

अनन्य या चरण डिटेक्टर

अनन्य या चरण डिटेक्टर

एज ट्रिगर फेज़ डिटेक्टर

इनपुट और आउटपुट फ्रिक्वेंसी पल्स वेवफॉर्म में होने पर एक एज ट्रिगर फेज़ डिटेक्टर का उपयोग किया जाता है, जो कि 50% ड्यूटी चक्र से कम है। आर-एस फ्लिप फ्लॉप का उपयोग चरण डिटेक्टरों के लिए किया जाता है, जिसे नीचे दिए गए आंकड़े में दिखाया गया है। आर-एस से फ्लिप फ्लॉप , दो NOR गेट्स क्रॉस-कपल्ड हैं। चरण डिटेक्टर का उत्पादन आर-एस फ्लिप फ्लॉप को ट्रिगर करके अपनी तर्क स्थिति को बदल सकता है। इनपुट और आउटपुट आवृत्तियों के सकारात्मक किनारे चरण डिटेक्टर के आउटपुट को बदल सकते हैं।

एज ट्रिगर फेज़ डिटेक्टर

एज ट्रिगर फेज़ डिटेक्टर

अखंड चरण डिटेक्टर

एक अखंड चरण डिटेक्टर एक CMOS प्रकार है, अर्थात, आईसी 4044। इसे हार्मोनिक संवेदनशीलता से अत्यधिक मुआवजा दिया जाता है और कर्तव्य चक्र की समस्याओं को छोड़ दिया जाता है क्योंकि सर्किट केवल इनपुट सिग्नल के संक्रमण का जवाब दे सकता है। महत्वपूर्ण अनुप्रयोगों में, यह सबसे बुखार चरण डिटेक्टर है। आयाम के स्वतंत्र रूपांतर चरण त्रुटि, आउटपुट त्रुटि वोल्टेज और इनपुट तरंग के कर्तव्य चक्र से मुक्त हैं।

चरण बंद लूप के अनुप्रयोग

  • एफएम संचालन के लिए एफएम डिमॉड्यूलेशन नेटवर्क
  • में इसका उपयोग किया जाता है मोटर गति नियंत्रित करता है और ट्रैकिंग फ़िल्टर।
  • यह डिमोड्यूलेशन वाहक आवृत्तियों के लिए आवृत्ति शिफ्टिंग डिकोड्स में उपयोग किया जाता है।
  • इसका उपयोग डिजिटल कन्वर्टर्स के समय में किया जाता है।
  • इसका उपयोग जीटर में कमी, तिरछा दमन, घड़ी की वसूली के लिए किया जाता है।

यह चरण-बंद लूप के कार्य और संचालन सिद्धांत और इसके अनुप्रयोगों के बारे में है। हमें उम्मीद है कि लेख में दी गई जानकारी परियोजना के बारे में कुछ जानने और इसे समझने के लिए आपके लिए उपयोगी है। इसके अलावा, यदि आपके पास इस लेख और उस पर कोई प्रश्न हैं बिजली और इलेक्ट्रॉनिक परियोजनाओं आप नीचे अनुभाग में टिप्पणी कर सकते हैं। यहाँ आपके लिए एक सवाल है, स्थिरता के लिए PLL का अनुकरण करने का सबसे अच्छा तरीका क्या है?

फ़ोटो क्रेडिट: