क्षेत्र-प्रभाव ट्रांजिस्टर (FET)

क्षेत्र-प्रभाव ट्रांजिस्टर (FET)

फील्ड इफ़ेक्ट ट्रांजिस्टर (FET) एक इलेक्ट्रॉनिक उपकरण है जिसमें ए विद्युत क्षेत्र वर्तमान के प्रवाह को विनियमित करने के लिए उपयोग किया जाता है। इसे लागू करने के लिए डिवाइस के गेट और स्रोत टर्मिनलों पर एक संभावित अंतर लागू किया जाता है, जो नाली और स्रोत टर्मिनलों के बीच चालकता को नियंत्रित करता है जिससे इन टर्मिनलों में एक नियंत्रित धारा प्रवाहित होती है।



FET कहा जाता है एकध्रुवीय ट्रांजिस्टर क्योंकि इन्हें एकल-वाहक-प्रकार के उपकरणों के रूप में संचालित करने के लिए डिज़ाइन किया गया है। आपको विभिन्न प्रकार के क्षेत्र प्रभाव ट्रांजिस्टर उपलब्ध होंगे।

प्रतीक

एन-चैनल और पी-चैनल जेएफईटी के लिए चित्रमय प्रतीकों को निम्नलिखित आंकड़ों में देखा जा सकता है।





आप स्पष्ट रूप से देख सकते हैं कि तीर के निशान जो कि एन-चैनल डिवाइस के लिए अंदर की ओर इशारा कर रहे हैं, ताकि मैं उस दिशा को इंगित कर सकूंजी(गेट करंट) को प्रवाहित किया जाना चाहिए, जब p-n जंक्शन आगे-पक्षपाती था।

एक पी-चैनल डिवाइस के मामले में तीर के प्रतीक की दिशा में अंतर को छोड़कर स्थितियां समान हैं।



FET और BJT के बीच अंतर

फ़ील्ड-इफेक्ट ट्रांजिस्टर (FET) एक तीन-टर्मिनल डिवाइस है, जिसे सर्किट अनुप्रयोगों की एक विस्तृत श्रृंखला के लिए डिज़ाइन किया गया है, जो कि बीजेटी ट्रांजिस्टर के पूरक हैं।

यद्यपि आप BJTs और JFETs के बीच महत्वपूर्ण संस्करण पाएंगे, वास्तव में कई मिलान विशेषताएँ हैं जिनके बारे में निम्नलिखित चर्चाओं में बात की जाएगी। इन उपकरणों के बीच मुख्य अंतर BJT एक वर्तमान नियंत्रित उपकरण है जैसा कि अंजीर। 5.1a में दर्शाया गया है, जबकि JFET ट्रांजिस्टर एक वोल्टेज नियंत्रित उपकरण है जैसा कि अंजीर में दिखाया गया है।

सीधे शब्दों में कहें, वर्तमान मैंसीअंजीर में। 5.1a I के स्तर का एक तत्काल कार्य है। FET के लिए धारा I वोल्टेज V का एक कार्य हैजी एसछवि में दिए गए इनपुट सर्किट के अनुसार। 5.1 बी।

दोनों उदाहरणों में आउटपुट सर्किट का वर्तमान इनपुट सर्किट के एक पैरामीटर द्वारा नियंत्रित किया जाएगा। एक स्थिति में एक वर्तमान स्तर और दूसरे में एक लागू वोल्टेज।

द्विध्रुवी ट्रांजिस्टर के लिए एनपीएन और पीपीएन की तरह, आपको एन-चैनल और पी-चैनल फील्ड-इफेक्ट ट्रांजिस्टर मिलेंगे। लेकिन, आपको यह याद रखना चाहिए कि BJT ट्रांजिस्टर एक द्विध्रुवी उपकरण है जो उपसर्ग द्वि- यह दर्शाता है कि चालन स्तर दो आवेश वाहकों, इलेक्ट्रॉनों और छिद्रों का एक कार्य है।

दूसरी ओर FET एक है एकध्रुवीय उपकरण यह पूरी तरह से इलेक्ट्रॉन (एन-चैनल) या छेद (पी-चैनल) चालन पर निर्भर करता है।

वाक्यांश 'क्षेत्र-प्रभाव' को इस तरह समझाया जा सकता है: हम सभी किसी भी भौतिक संपर्क के बिना चुंबक की ओर धातु के बुरादे को आकर्षित करने के लिए एक स्थायी चुंबक की शक्ति से अवगत हैं। एफईटी के अंदर एक समान तरीके से काफी एक विद्युतीय क्षेत्र का निर्माण मौजूदा आवेशों द्वारा किया जाता है जो कि नियंत्रित और नियंत्रित मात्रा के बीच कोई सीधा संपर्क किए बिना आउटपुट सर्किट के चालन पथ को प्रभावित करते हैं। संभवतः एफईटी की सबसे महत्वपूर्ण विशेषताओं में से एक इसकी उच्च इनपुट प्रतिबाधा है।

1 से कई सौ megohms के परिमाण से लेकर यह BJT कॉन्फ़िगरेशन के सामान्य इनपुट प्रतिरोध रेंज को पार करता है, रैखिक एसी एम्पलीफायर मॉडल विकसित करते समय एक अत्यंत महत्वपूर्ण विशेषता है।

हालांकि, BJT इनपुट सिग्नल में बदलाव के लिए अधिक संवेदनशीलता रखता है। मतलब, इनपुट इनपुट में बदलाव की समान मात्रा के लिए आउटपुट करेंट में बदलाव आमतौर पर BJTs की तुलना में काफी अधिक होता है।

इस वजह से, BJT एम्पलीफायरों के लिए मानक एसी वोल्टेज लाभ FET की तुलना में बहुत अधिक हो सकता है।

सामान्यतया, FETs BJTs की तुलना में काफी अधिक ऊष्मीय रूप से लचीले होते हैं, और अक्सर BJTs की तुलना में संरचना में छोटे आकार के होते हैं, जो उन्हें एकीकृत-सर्किट (I के रूप में एम्बेड करने के लिए विशेष रूप से उपयुक्त बनाते हैं)सी)चिप्स।

दूसरी ओर कुछ FETs की संरचनात्मक विशेषताएं, उन्हें BJTs की तुलना में शारीरिक संपर्कों के प्रति अतिरिक्त संवेदनशील होने की अनुमति दे सकती हैं।

अधिक BJT / JFET संबंध

  • एक BJT वी के लिएहोना= 0.7 वी इसके कॉन्फ़िगरेशन का विश्लेषण शुरू करने के लिए महत्वपूर्ण कारक है।
  • इसी तरह, पैरामीटर Iजी= 0 ए आमतौर पर जेएफईटी सर्किट के विश्लेषण के लिए पहली चीज मानी जाती है।
  • BJT कॉन्फ़िगरेशन के लिए, मैंअक्सर ऐसा पहला कारक होता है जिसे निर्धारित किया जाना आवश्यक हो जाता है।
  • इसी तरह, जेएफईटी के लिए, यह आमतौर पर वी हैजी एस

इस लेख में हम JFETs या जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर पर ध्यान केंद्रित करेंगे, अगले लेख में हम धातु-ऑक्साइड-सेमीकंडक्टर फ़ील्ड-इफ़सेट ट्रांजिस्टर या MOS-FET के बारे में बताएंगे।

JFETs का निर्माण और वर्णक्रम

जैसा कि हमने सीखा कि एक अर्ली JFET के 3 लीड हैं। उनमें से एक अन्य दो के बीच वर्तमान प्रवाह को नियंत्रित करता है।

BJTs की तरह, JFETs में भी n- चैनल डिवाइस का उपयोग p- चैनल समकक्षों की तुलना में अधिक प्रमुखता से किया जाता है, क्योंकि n डिवाइस p- डिवाइस की तुलना में अधिक कुशल और उपयोगकर्ता के अनुकूल होते हैं।

निम्नलिखित आकृति में हम एक एन-चैनल जेएफईटी की मूल संरचना या निर्माण देख सकते हैं। हम देख सकते हैं कि n- प्रकार की संरचना पी-प्रकार की परतों में प्रमुख चैनल बनाती है।

एन-टाइप चैनल का ऊपरी हिस्सा एक नाले के साथ एक ओलिक संपर्क के माध्यम से जुड़ा हुआ है जिसका नाम नाली (डी) है, जबकि उसी चैनल का निचला भाग भी ओमिक संपर्क के माध्यम से स्रोत (एस) नामक एक अन्य टर्मिनल के साथ जुड़ा हुआ है।

पी-प्रकार की सामग्री के जोड़े को गेट (जी) के रूप में संदर्भित टर्मिनल के साथ जोड़ा जाता है। अनिवार्य रूप से हम पाते हैं कि नाली और स्रोत टर्मिनलों को एन-टाइप चैनल के सिरों से जोड़ा जाता है। गेट टर्मिनल पी-चैनल सामग्री की एक जोड़ी में शामिल हो गया है।

जब एक jfet पर कोई वोल्टेज लागू नहीं होता है, तो इसके दो पी-एन जंक्शन बिना किसी पूर्वाग्रह की स्थिति के होते हैं। इस स्थिति में प्रत्येक जंक्शन पर एक कमी क्षेत्र मौजूद है जैसा कि ऊपर दिए गए आंकड़े में दर्शाया गया है, जो बिना किसी पूर्वाग्रह के डायोड पी-एन क्षेत्र की तरह दिखता है।

जल उपमा

एक JFET के कार्य और नियंत्रण संचालन को निम्न जल सादृश्य के माध्यम से समझा जा सकता है।

यहां, पानी के दबाव की तुलना नाले से स्रोत की ओर लागू वोल्टेज परिमाण के साथ की जा सकती है।

इलेक्ट्रॉनों के प्रवाह के साथ पानी के प्रवाह की तुलना की जा सकती है। नल का मुंह JFET के स्रोत टर्मिनल की नकल करता है, जबकि नल का ऊपरी भाग जहां पानी मजबूर होता है JFET की नाली को दर्शाता है।

टैप नॉब JFET के गेट की तरह काम करता है। एक इनपुट पोटेंशिअल की मदद से यह नाले से लेकर स्रोत तक इलेक्ट्रॉनों (आवेश) के प्रवाह को नियंत्रित करता है, ठीक उसी तरह जैसे कि टैप नॉब मुंह खोलने पर पानी के प्रवाह को नियंत्रित करता है।

जेएफईटी संरचना से हम देख सकते हैं कि नाली और स्रोत टर्मिनल एन-चैनल के विपरीत छोर पर हैं, और जैसा कि इलेक्ट्रॉन प्रवाह के आधार पर हम लिख सकते हैं:

वीजी एस= 0 वी, वीडी एसकुछ सकारात्मक मूल्य

चित्र 5.4 में हम एक सकारात्मक वोल्टेज V देख सकते हैंडी एसएन-चैनल भर में लागू किया गया। गेट टर्मिनल सीधे एक शर्त V बनाने के लिए स्रोत से जुड़ जाता हैजी एस= 0 वी। यह गेट और स्रोत टर्मिनलों को एक समान क्षमता पर होने में सक्षम बनाता है, और प्रत्येक पी-सामग्री के निचले अंत में कमी क्षेत्र में परिणाम करता है, ठीक उसी तरह जैसे कि हम बिना किसी पूर्वाग्रह स्थिति के साथ पहले आरेख में देखते हैं।

जैसे ही एक वोल्टेज वीडीडी= (वीडी एस) लागू किया जाता है, इलेक्ट्रॉनों को नाली टर्मिनल की ओर खींचा जाता है, जिससे वर्तमान आईडी का पारंपरिक प्रवाह उत्पन्न होता है, जैसा कि चित्र 5.4 में दिखाया गया है।

प्रभार के प्रवाह की दिशा से पता चलता है कि नाली और स्रोत वर्तमान परिमाण में बराबर हैं (I)= मैंरों) का है। चित्र 5.4 में वर्णित शर्तों के अनुसार, आवेश का प्रवाह काफी अप्रतिबंधित दिखता है, और केवल नाली और स्रोत के बीच एन-चैनल के प्रतिरोध से प्रभावित होता है।

VGS = 0V और VDS = 0V में JFET

आप देख सकते हैं कि दोनों प्रकार के पी-टॉप सामग्री के शीर्ष भाग के चारों ओर घटता क्षेत्र बड़ा है। क्षेत्र के आकार में यह अंतर आदर्श रूप से अंजीर के माध्यम से समझाया गया है। 5.5। आइए कल्पना करें कि एन-चैनल में एक समान प्रतिरोध है, यह अंजीर में इंगित अनुभागों को विभाजित किया जा सकता है। 5.5।

एक n- चैनल JFET के पी-एन जंक्शन के पार रिवर्स-बायस संभावितों को भिन्न करना

वर्तमान मैंचैनल के माध्यम से वोल्टेज रेंज का निर्माण हो सकता है जैसा कि एक ही आंकड़े में बताया गया है। परिणामस्वरूप पी-प्रकार की सामग्री का ऊपरी क्षेत्र लगभग 1.5 वी के स्तर से उल्टा पक्षपाती होने जा रहा है, जबकि निचला क्षेत्र 0.5 वी से केवल रिवर्स-बायस्ड है।

वह बिंदु जो पूरे चैनल के साथ p-n जंक्शन रिवर्स-बायस्ड है, एक ही आकृति में प्रदर्शित होने के साथ शून्य एम्पीयर के साथ एक गेट करंट को जन्म देता है। यह विशेषता जो मुझे ले जाती हैजी= 0 A JFET की एक महत्वपूर्ण विशेषता है।

जैसा कि वीडी एसक्षमता 0 से कुछ वोल्ट तक बढ़ जाती है, ओम के नियम और I के प्लॉट के अनुसार वर्तमान बढ़ जाती हैपंक्ति 5डी एसअंजीर में सिद्ध के रूप में देख सकते हैं। 5.6।

प्लॉटिंग की तुलनात्मक सीधेपन से पता चलता है कि वी के निम्न मूल्य क्षेत्रों के लिएडी एसप्रतिरोध मूल रूप से एक समान है। जैसा कि वीडी एसबढ़ जाता है और अंजीर में वीपी के रूप में जाना जाता है। 5.6, घटता क्षेत्र चित्र 5.4 में दिया गया है।

इससे चैनल की चौड़ाई कम होने लगती है। कम चालन पथ अंजीर की वक्र को जन्म देने वाले प्रतिरोध में वृद्धि की ओर जाता है। 5.6।

जितना अधिक क्षैतिज वक्र प्राप्त होता है, उच्च प्रतिरोध होता है, यह दर्शाता है कि प्रतिरोध क्षैतिज क्षेत्र में 'अनंत' ओह की ओर हो रहा है। जब वीडी एसएक हद तक बढ़ जाती है जहां यह प्रतीत होता है कि अंजीर में दिखाए गए अनुसार दो कमी वाले क्षेत्र 'संपर्क' कर सकते हैं। 5.7, चुटकी बंद के रूप में जाना जाता है।

जिस राशि से वीडी एसइस स्थिति को विकसित किया जाता है चुटकी भर वोल्टेज और यह वी द्वारा प्रतीक हैपीजैसा कि अंजीर में प्रस्तुत किया गया है। 5.6। सामान्य तौर पर, पिंच-ऑफ शब्द भ्रामक है क्योंकि यह वर्तमान I को दर्शाता है'बंद चुटकी' है और 0 ए में गिर जाता है। जैसा कि अंजीर में साबित होता है। 5.6, यह इस मामले में स्पष्ट रूप से स्पष्ट है। मैंएक संतृप्ति स्तर को बनाए रखता है जैसा कि मुझे बताया गया हैडीएसएसअंजीर में। 5.6।

सच्चाई यह है कि एक बहुत ही कम चैनल मौजूद है, जिसमें बहुत अधिक सांद्रता है।

जिस बिंदु पर आईडी नहीं छूटती है चुटकी भर और संतृप्ति स्तर को अंजीर में दर्शाया गया है। 5.6 की पुष्टि निम्न प्रमाण के साथ की गई है:

चूंकि पी-एन जंक्शन के साथ रिवर्स पूर्वाग्रह की बदलती मात्रा का निर्धारण करने के लिए एन-चैनल सामग्री के माध्यम से कोई भी नाली प्रवाह विभिन्न संभावित स्तरों की संभावना को समाप्त नहीं करता है। अंतिम परिणाम क्षीण क्षेत्र वितरण का नुकसान है जो ट्रिगर हुआ चुटकी भर साथ शुरू करने के लिए।

pinch-off VGS = oV, VDS = Vp

जैसे-जैसे हम V बढ़ाते जाते हैंडी एसV से ऊपरपी, निकट संपर्क क्षेत्र जहां दो घटने वाले क्षेत्र चैनल के साथ लंबाई में एक-दूसरे की वृद्धि के साथ सामना करेंगे। हालाँकि आईडी स्तर अनिवार्य रूप से अपरिवर्तित रहता है।

इस प्रकार पल Vडी एसV से अधिक हैपी, JFET वर्तमान स्रोत की विशेषताओं का अधिग्रहण करता है।

जेएफईटी में अंजीर में मौजूदा 5.8 के रूप में सिद्ध I पर निर्धारित किया गया है= मैंडीएसएस, लेकिन वोल्टेज वीडी एसवीपी से अधिक कनेक्टेड लोड द्वारा स्थापित किया गया है।

आईडीएसएस संकेतन का चयन इस तथ्य पर आधारित है कि यह गेट से सोर्स तक एक छोटी सर्कुलेटेड लिंक वाली ड्रेन टू सोर्स करंट है।

आगे की जांच से हमें निम्नलिखित मूल्यांकन मिलता है:

मैंडीएसएसएक JFET के लिए उच्चतम ड्रेन करंट है और इसे V की स्थितियों द्वारा स्थापित किया गया हैजी एस= 0 वी और वीडी एस> | वीपी |

ध्यान दें कि अंजीर में 5.6 वीजी एसवक्र के पूर्ण खिंचाव के लिए 0V है। निम्नलिखित अनुभागों में हम जानेंगे कि कैसे V के स्तर के रूप में अंजीर 5.6 विशेषताएँ प्रभावित हो जाती हैंजी एसविविध है।

वीजी एस <0V

फाटक और स्रोत पर लागू वोल्टेज को VGS के रूप में दर्शाया गया है, जो JFET संचालन को नियंत्रित करने के लिए जिम्मेदार है।

यदि हम BJT का उदाहरण लें, तो I के घटता के रूप मेंसीबनाम वीइसI के विभिन्न स्तरों के लिए निर्धारित हैंइसी तरह, मैं की घटताबनाम वीडी एसवी के विभिन्न स्तरों के लिएजी एसJFET समकक्ष के लिए बनाया जा सकता है।

इसके लिए गेट टर्मिनल को स्रोत की क्षमता के स्तर से नीचे निरंतर कम क्षमता पर सेट किया जाता है।

नीचे Fig.5.9 का उल्लेख करते हुए, एक -1 V को कम V के लिए गेट / स्रोत टर्मिनलों पर लागू किया जाता हैडी एसस्तर।

JFET के गेट पर एक नकारात्मक वोल्टेज का अनुप्रयोग

नकारात्मक संभावित पूर्वाग्रह वी का उद्देश्यजी एसV की स्थिति से मिलते जुलते क्षेत्रों को विकसित करना हैजी एस= 0, लेकिन काफी कम वीडी एस

यह गेट वी के निचले स्तरों के साथ एक संतृप्ति बिंदु प्राप्त करने का कारण बनता हैडी एसजैसा कि अंजीर में दिखाया गया है। 5.10 (V)जी एस= -1 वी)।

मैं के लिए इसी संतृप्ति स्तरकम किया जा सकता है और वास्तव में वी के रूप में घटता चला जाता हैजी एसअधिक नकारात्मक बनाया जाता है।

आप स्पष्ट रूप से अंजीर में देख सकते हैं। 5.10 कैसे चुटकी बंद वोल्टेज वी के रूप में एक परवलयिक आकार के साथ छोड़ने पर किया जाता हैजी एसअधिक से अधिक नकारात्मक हो जाता है।

अंत में, जब वीजी एस= -वीपी, यह संतृप्ति स्तर स्थापित करने के लिए पर्याप्त रूप से नकारात्मक हो जाता है जो अंततः 0 mA है। इस स्तर पर, JFET पूरी तरह से 'बंद' है।

आईडीएसएस = 8 एमए के साथ एन-चैनल जेएफईटी विशेषताओं

वी का स्तरजी एसजो मैं का कारण बनता है0 mA तक पहुँचने के लिए V की विशेषता हैजी एस= वीपी, जिसमें वीपीएन-चैनल उपकरणों के लिए एक नकारात्मक वोल्टेज और पी-चैनल जेएफईटी के लिए एक सकारात्मक वोल्टेज है।

आमतौर पर, आपको अधिकांश JFET डेटशीट दिखा सकते हैं चुटकी भर वी के रूप में निर्दिष्ट वोल्टेजजीएस (बंद)वी के बजायपी

उपर्युक्त आकृति में चुटकी बंद स्थान के दाहिने हाथ का क्षेत्र पारंपरिक रूप से विरूपण फ्री सिग्नल प्राप्त करने के लिए रैखिक एम्पलीफायरों में उपयोग किया जाता है। इस क्षेत्र को आम तौर पर कहा जाता है निरंतर-वर्तमान, संतृप्ति या रैखिक प्रवर्धन क्षेत्र।

वोल्टेज-नियंत्रित रिसिस्टर

एक ही आकृति में चुटकी बंद स्थान के बाईं ओर जो क्षेत्र है, उसे कहा जाता है ओमिक क्षेत्र या वोल्टेज-नियंत्रित प्रतिरोध क्षेत्र।

इस क्षेत्र में डिवाइस वास्तव में एक चर अवरोधक के रूप में संचालित हो सकता है (उदाहरण के लिए स्वचालित लाभ नियंत्रण अनुप्रयोग में), इसके प्रतिरोध को लागू गेट / स्रोत क्षमता के माध्यम से नियंत्रित किया जाता है।

आप देख सकते हैं कि प्रत्येक घटता का ढलान जो V के लिए JFET के नाली / स्रोत प्रतिरोध का प्रतीक हैडी एस पीलागू V का एक कार्य होता हैजी एसक्षमता।

जैसा कि हम नकारात्मक क्षमता के साथ वीजीएस को उच्च बनाते हैं, प्रत्येक वक्र का ढलान अधिक से अधिक क्षैतिज हो जाता है, आनुपातिक रूप से बढ़ते प्रतिरोध स्तर का प्रदर्शन करता है।

हम निम्नलिखित समीकरण के माध्यम से वीजीएस वोल्टेज के संबंध में प्रतिरोध के स्तर पर एक अच्छा प्रारंभिक सन्निकटन प्राप्त करने में सक्षम हैं।

पी चैनल JFET कार्य करना

एक पी-चैनल JFET का आंतरिक लेआउट और निर्माण एन-चैनल समकक्ष के समान है, सिवाय इसके कि पी- और एन-टाइप सामग्री क्षेत्र उलट हैं, जैसा कि नीचे दिखाया गया है:

पी-चैनल JFET

वोल्टेज VGS और VDS की वास्तविक ध्रुवों के साथ-साथ वर्तमान प्रवाह की दिशाओं को उलटा भी देखा जा सकता है। एक पी-चैनल JFET के मामले में, चैनल गेट / स्रोत के पार सकारात्मक क्षमता बढ़ाने के जवाब में विवश हो जाएगा।

वी के लिए एक डबल सबस्क्रिप्ट के साथ अंकनडी एसV के लिए ऋणात्मक वोल्टेज को जन्म देगाडी एस, जैसा कि Fig.5.12 की विशेषताओं पर दिखाया गया है। यहाँ, आप मुझे पा सकते हैंडीएसएस6 एमए पर, जबकि वी पर एक चुटकी बंद वोल्टेजजी एस= + 6 वी।

कृपया वी के लिए आप के साइनस की उपस्थिति के कारण हैरान मत होडी एस। यह बस इंगित करता है कि स्रोत नाली की तुलना में अधिक क्षमता रखता है।

पी चैनल JFET विशेषताओं

आप देख सकते हैं कि उच्च वी के लिए घटता हैडी एसस्तर अचानक मूल्यों को बढ़ाते हैं जो अप्रतिबंधित दिखते हैं। संकेतित वृद्धि जो ऊर्ध्वाधर हैं, एक टूटने की स्थिति का प्रतीक है, जिसका अर्थ है कि चैनल डिवाइस के माध्यम से वर्तमान इस समय बाहरी सर्किटरी द्वारा पूरी तरह से नियंत्रित किया जाता है।

हालांकि यह एन-चैनल डिवाइस के लिए Fig.5.10 में स्पष्ट नहीं है, यह पर्याप्त रूप से उच्च वोल्टेज के तहत एक संभावना हो सकती है।

यदि वीडीएस (अधिकतम)डिवाइस की डेटशीट से नोट किया गया है, और डिवाइस को ऐसे कॉन्फ़िगर किया गया है जैसे कि वास्तविक वीडी एसमूल्य किसी भी वी के लिए इस विख्यात मूल्य से कम हैजी एस




पिछला: 5 सर्वश्रेष्ठ 40 वाट एम्पलीफायर सर्किट की व्याख्या की अगला: 2N3055 डेटशीट, पिनआउट, एप्लिकेशन सर्किट