आरआईएससी वी प्रोसेसर क्या है: वास्तुकला, कार्य और इसके अनुप्रयोग

आरआईएससी वी प्रोसेसर क्या है: वास्तुकला, कार्य और इसके अनुप्रयोग

आरआईएससी वी कैलिफोर्निया विश्वविद्यालय, बर्कले द्वारा विकसित एक निर्देश सेट वास्तुकला है। आरआईएससी की अवधारणा इस सच्चाई से प्रेरित थी कि अधिकांश कंप्यूटर प्रोग्रामों द्वारा अधिकांश प्रोसेसर निर्देशों का उपयोग नहीं किया गया था। इसलिए, के डिजाइनों के भीतर अनावश्यक डिकोडिंग लॉजिक का उपयोग किया जा रहा था प्रोसेसर , अधिक बिजली के साथ-साथ क्षेत्र की खपत। निर्देश सेट को छोटा करने और रजिस्टर संसाधनों के भीतर अधिक निवेश करने के लिए, आरआईएससी वी प्रोसेसर कार्यान्वित किया गया।




इस तकनीक पर कई टेक दिग्गजों और स्टार्ट-अप्स ने ध्यान दिया क्योंकि यह पूरी तरह से खुला स्रोत और मुफ़्त है। अधिकांश प्रकार के प्रोसेसर लाइसेंस अनुबंध के साथ उपलब्ध हैं, हालांकि इस प्रकार के प्रोसेसर के साथ; कोई भी अपना नया प्रोसेसर डिजाइन बना सकता है। तो यह आलेख एक आरआईएससी वी प्रोसेसर के एक सिंहावलोकन पर चर्चा करता है - काम कर रहा है और इसके अनुप्रयोग।

आरआईएससी वी प्रोसेसर क्या है?

RISC V प्रोसेसर में, RISC शब्द 'रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर' के लिए है जो कुछ कंप्यूटर निर्देशों को निष्पादित करता है जबकि 'V' 5 वीं पीढ़ी के लिए है। यह एक ओपन सोर्स हार्डवेयर आईएसए (इंस्ट्रक्शन सेट आर्किटेक्चर) है जो के स्थापित सिद्धांत पर आधारित है जोखिम .





अन्य ISA डिज़ाइनों की तुलना में, यह ISA एक ओपन सोर्स लाइसेंस के साथ उपलब्ध है। इसलिए, कई निर्माण कंपनियों ने ओपन-सोर्स ऑपरेटिंग सिस्टम के साथ आरआईएससी-वी हार्डवेयर की घोषणा की है और प्रदान की है।

यह एक नया आर्किटेक्चर है और खुले, गैर-प्रतिबंधात्मक और मुफ्त लाइसेंस में उपलब्ध है। इस प्रोसेसर को चिप और डिवाइस निर्माता उद्योगों से व्यापक समर्थन प्राप्त है। तो यह मुख्य रूप से कई अनुप्रयोगों में उपयोग करने के लिए स्वतंत्र रूप से एक्स्टेंसिबल और अनुकूलन योग्य होने के लिए डिज़ाइन किया गया है।



आरआईएससी वी इतिहास

आरआईएससी का आविष्कार प्रोफेसर डेविड पैटरसन ने 1980 के आसपास कैलिफोर्निया विश्वविद्यालय, बर्कले में किया था। प्रो. डेविड ने प्रो. जॉन हेनेसी के साथ दो पुस्तकों में अपना प्रयास प्रस्तुत किया, जिसका नाम है 'कंप्यूटर संगठन और डिजाइन' और 'स्टैनफोर्ड विश्वविद्यालय में कंप्यूटर वास्तुकला। इसलिए, उन्हें एसीएम ए.एम. वर्ष 2017 में ट्यूरिंग अवार्ड।

वर्ष 1980 से 2010 वर्ष तक, RISC पांचवीं पीढ़ी के विकास अनुसंधान शुरू किया गया था और अंत में RISC-V के रूप में पहचाना जाने लगा, जिसे जोखिम पांच के रूप में उच्चारित किया जाता है।

आरआईएससी वी वास्तुकला और कार्य

RV12 RISC V आर्किटेक्चर नीचे दिखाया गया है। RV12 सिंगल-कोर RV32I और RV64I अनुरूप RISC CPU के साथ अत्यधिक विन्यास योग्य है जिसका उपयोग एम्बेडेड क्षेत्रों में किया जाता है। RV12 औद्योगिक मानक RISC-V निर्देश सेट के आधार पर 32 या 64-बिट CPU परिवार से भी है।

RV12 निर्देश के साथ-साथ डेटा मेमोरी तक एक साथ पहुंच के लिए हार्वर्ड आर्किटेक्चर को निष्पादित करता है। इसमें एक 6-चरण पाइपलाइन भी शामिल है जो निष्पादन के साथ-साथ मेमोरी एक्सेस के बीच ओवरलैप को अनुकूलित करने में मदद करता है ताकि दक्षता में सुधार हो सके। इस आर्किटेक्चर में मुख्य रूप से ब्रांच प्रेडिक्शन, डेटा कैशे, डिबग यूनिट, इंस्ट्रक्शन कैश और वैकल्पिक मल्टीप्लायर या डिवाइडर यूनिट शामिल हैं।

  आरआईएससी प्रोसेसर आर्किटेक्चर
आरआईएससी प्रोसेसर आर्किटेक्चर

RV12 RISC V की मुख्य विशेषताओं में निम्नलिखित शामिल हैं।

  • यह एक उद्योग मानक निर्देश सेट है।
  • 32 या 64 बिट डेटा के साथ पैरामीटरयुक्त।
  • इसमें सटीक और तेज़ व्यवधान हैं।
  • कस्टम निर्देश मालिकाना हार्डवेयर त्वरक को जोड़ने की अनुमति देते हैं।
  • एकल चक्र का निष्पादन।
  • मुड़े हुए अनुकूलन के साथ छह-चरण पाइपलाइन।
  • स्मृति सुरक्षा के साथ समर्थन।
  • वैकल्पिक या पैरामीटरयुक्त कैश।
  • अत्यधिक पैरामीटरयुक्त।
  • उपयोगकर्ता 32/64 बिट डेटा और शाखा भविष्यवाणी इकाई का चयन कर सकते हैं।
  • उपयोगकर्ता निर्देश/डेटा कैश का चयन कर सकते हैं।
  • उपयोगकर्ता चयन योग्य संरचना, आकार और कैश की वास्तुकला।
  • हार्डवेयर डिवाइडर या मल्टीप्लायर सपोर्ट यूजर-डिफ़ाइंड लेटेंसी द्वारा।
  • बस आर्किटेक्चर लचीला है जो विशबोन और एएचबी का समर्थन करता है।
  • यह डिज़ाइन शक्ति और आकार को अनुकूलित करता है।
  • डिज़ाइन पूरी तरह से पैरामीटरयुक्त है जो प्रदर्शन या पावर ट्रेडऑफ़ प्रदान करता है।
  • बिजली कम करने के लिए गेटेड सीएलके डिजाइन।
  • उद्योग मानक द्वारा सॉफ्टवेयर समर्थन।
  • वास्तुकला सिम्युलेटर।
  • एक्लिप्स आईडीई का उपयोग लिनक्स/विंडोज के लिए किया जाता है।

आरआईएससी वी निष्पादन पाइपलाइन

इसमें IF (निर्देश प्राप्त करना), ID (निर्देश डिकोड), EX (निष्पादित), MEM (मेमोरी एक्सेस) और WB (रजिस्टर राइट-बैक) जैसे पांच चरण शामिल हैं।

निर्देश फ़ेच

इंस्ट्रक्शन फ़ेच या आईएफ स्टेज में, प्रोग्राम काउंटर (पीसी) और इंस्ट्रक्शन मेमोरी से एक ही इंस्ट्रक्शन पढ़ा जाता है जिसे अगले इंस्ट्रक्शन में अपडेट किया जाता है।

निर्देश पूर्व डिकोड

एक बार आरवीसी समर्थन की अनुमति मिलने के बाद, निर्देश पूर्व-डीकोड चरण 16-बिट-संपीड़ित निर्देश को मूल 32-बिट निर्देश में डीकोड करेगा।

निर्देश डिकोड

निर्देश डिकोड (आईडी) चरण में, रजिस्टर फ़ाइल की अनुमति है और बाईपास नियंत्रण तय किए जाते हैं।

निष्पादित

निष्पादन चरण में, परिणाम की गणना एएलयू, डीआईवी, एमयूएल निर्देश, स्टोर या लोड निर्देश के लिए अनुमत स्मृति के लिए की जाती है, और शाखाओं और कूदों को उनके अपेक्षित परिणामों के विरुद्ध मापा जाता है।

स्मृति

इस मेमोरी चरण में, मेमोरी को पाइपलाइन के माध्यम से एक्सेस किया जाता है। इस चरण का समावेश पाइपलाइन के उच्च प्रदर्शन को सुनिश्चित करता है।

वापस लिखना

इस चरण में, निष्पादन चरण का परिणाम रजिस्टर फ़ाइल में लिखा जाता है।

शाखा भविष्यवक्ता

इस प्रोसेसर में एक ब्रांच प्रेडिक्टर यूनिट या बीपीयू शामिल होता है जिसका उपयोग पिछले डेटा को स्टोर करने के लिए किया जाता है ताकि यह तय करने में आरआईएससी वी प्रोसेसर का मार्गदर्शन किया जा सके कि कोई विशिष्ट शाखा ली गई है या नहीं-। शाखा के निष्पादित होने के बाद यह भविष्यवक्ता डेटा बस अपडेट किया जाता है।

इस इकाई में विभिन्न पैरामीटर शामिल हैं जो इसके व्यवहार को निर्धारित करते हैं। उदाहरण के लिए, HAS_BPU का उपयोग यह निर्धारित करने के लिए किया जाता है कि क्या कोई शाखा भविष्यवाणी करती है कि कोई इकाई मौजूद है, BPU_GLOBAL_BITS यह निर्धारित करेगा कि कितने पिछले बिट्स का उपयोग किया जाना चाहिए और BPU_LOCAL_BITS यह निर्धारित करेगा कि प्रोग्राम काउंटर के कितने LSB का उपयोग किया जाना चाहिए। BPU_LOCAL_BITS और BPU_GLOBAL_BITS का संयोजन एक वेक्टर बनाएगा जो मुख्य रूप से शाखा-भविष्यवाणी-तालिका को संबोधित करने के लिए उपयोग किया जाता है।

डेटा कैश

यह मुख्य रूप से मेमोरी के नए एक्सेस किए गए स्थानों को बफर करके डेटा मेमोरी की पहुंच को तेज करने के लिए उपयोग किया जाता है। यह अर्ध-शब्द, बाइट और शब्द पहुंच को संभालने में सक्षम है जब  XLEN = 32 यदि वे अपनी सीमाओं पर हों। यह आधे-शब्द, बाइट, शब्द और दोहरे-शब्द अभिगमों को संभालने में भी सक्षम है जब XLEN=64 यदि वे अपनी सीमाओं पर हों।

कैश मिस के दौरान, एक पूरे ब्लॉक को मेमोरी में वापस लिखा जा सकता है, इसलिए यदि आवश्यक हो, तो कैश में एक नया ब्लॉक लोड किया जा सकता है। DCACHE_SIZE को शून्य पर सेट करके डेटा कैश अक्षम कर दिया गया है। उसके बाद, मेमोरी लोकेशन को सीधे के माध्यम से एक्सेस किया जाता है डेटा इंटरफ़ेस .

निर्देश कैश

यह मुख्य रूप से नए प्राप्त किए गए निर्देशों को बफर करके निर्देश प्राप्त करने में तेजी लाने के लिए उपयोग किया जाता है। इस कैश का उपयोग किसी भी 16-बिट सीमा पर प्रत्येक चक्र के लिए एक पार्सल लाने के लिए किया जाता है, लेकिन ब्लॉक सीमा के पार नहीं। कैश मिस के दौरान, निर्देश मेमोरी से एक संपूर्ण ब्लॉक लोड किया जा सकता है। इस कैश का विन्यास उपयोगकर्ता की जरूरतों के आधार पर किया जा सकता है। कैश का आकार, प्रतिस्थापन एल्गोरिथ्म और ब्लॉक की लंबाई विन्यास योग्य है।

ICACHE_SIZE को शून्य पर सेट करके निर्देश चक्र अक्षम कर दिया जाएगा। उसके बाद, पार्सल सीधे मेमोरी से के माध्यम से प्राप्त किए जाते हैं निर्देश इंटरफ़ेस।

डिबग यूनिट

डिबग यूनिट डिबग परिवेश को सीपीयू को रोकने और उसकी जांच करने की अनुमति देगा। इसकी मुख्य विशेषताएं हैं ब्रांच ट्रेसिंग, 8- हार्डवेयर ब्रेकप्वाइंट तक सिंगल स्टेप ट्रेसिंग।

रजिस्टर फाइल

यह X0 से X31 तक 32 रजिस्टर स्थानों के साथ डिज़ाइन किया गया है जहाँ X9 रजिस्टर हमेशा शून्य होता है। रजिस्टर फाइल में 1- राइट पोर्ट और 2- रीड पोर्ट शामिल हैं।

कॉन्फ़िगर करने योग्य इंटरफ़ेस

यह एक बाहरी इंटरफ़ेस है जहां यह प्रोसेसर विभिन्न बाहरी बस इंटरफेस का समर्थन करता है।

आरआईएससी वी कैसे काम करता है?

RISC-V एक निर्देश सेट आर्किटेक्चर है जो RISC (रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर) सिद्धांतों के भीतर निहित है। यह प्रोसेसर बहुत ही अनोखा और क्रांतिकारी भी है क्योंकि यह एक फ्री, कॉमन और ओपन-सोर्स आईएसए है जहां हार्डवेयर विकसित किया जा सकता है, सॉफ्टवेयर को पोर्ट किया जा सकता है और प्रोसेसर को इसका समर्थन करने के लिए डिज़ाइन किया जा सकता है।

अंतर बी/डब्ल्यू आरआईएससी वी बनाम एमआईपीएस

RISC V और MIPS के बीच अंतर में निम्नलिखित शामिल हैं।

आरआईएससी वी

एमआईपीएस

RISC V शब्द का अर्थ रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटर है जहाँ 'V' पाँचवीं पीढ़ी है। 'MIPS' शब्द का अर्थ 'प्रति सेकंड मिलियन निर्देश' है।
आरआईएससी-वी छोटे उपकरणों के निर्माताओं को बिना भुगतान किए हार्डवेयर डिजाइन करने की अनुमति देता है। MIPS निर्माता को भुगतान करके प्रोसेसर की गति को मापने की अनुमति देता है क्योंकि यह मुफ़्त नहीं है।
MIPS कुशलता से मर चुका है। आरआईएससी-वी कुशलता से मृत नहीं है।
यह प्रोसेसर दो रजिस्टरों की तुलना करने के लिए शाखा निर्देश प्रदान करता है। एमआईपीएस एक तुलना निर्देश पर निर्भर करता है जो एक रजिस्टर को 1 या 0 के आधार पर ढूंढता है कि क्या इसके विपरीत सत्य है।
RISC V में ISA एन्कोडिंग योजना निश्चित और परिवर्तनशील है। आईएसए एन्कोडिंग योजना एमआईपीएस में तय की गई है
निर्देश सेट का आकार 16-बिट या 32-बिट या 64-बिट या 128-बिट है। निर्देश सेट का आकार 32-बिट या 64-बिट है।
इसमें 32 सामान्य उद्देश्य और फ्लोटिंग पॉइंट रजिस्टर हैं इसमें 31 सामान्य प्रयोजन और फ्लोटिंग पॉइंट रजिस्टर हैं।
इसमें 26-सिंगल और डबल प्रिसिजन फ्लोटिंग पॉइंट ऑपरेशन हैं। इसमें 15-सिंगल और डबल प्रिसिजन फ्लोटिंग पॉइंट ऑपरेशन हैं।

अंतर बी/डब्ल्यू आरआईएससी वी बनाम एआरएम

आरआईएससी वी बनाम एआरएम के बीच अंतर में निम्नलिखित शामिल हैं।

आरआईएससी वी

बाजू

RISC-V खुला स्रोत है, इसलिए इसके लिए किसी लाइसेंस की आवश्यकता नहीं है। एआरएम एक बंद स्रोत है, इसलिए इसे लाइसेंस की आवश्यकता है।
यह एक नया प्रोसेसर प्लेटफॉर्म है, इसलिए सॉफ्टवेयर और प्रोग्रामिंग वातावरण के लिए बहुत कम समर्थन है। एआरएम का एक बहुत बड़ा ऑनलाइन समुदाय है, जो माइक्रोप्रोसेसर, माइक्रोकंट्रोलर और सर्वर जैसे विभिन्न प्लेटफार्मों में लक्षित डिजाइनरों की सहायता के लिए पुस्तकालयों और संरचनाओं का समर्थन करता है।
आरआईएससी वी-आधारित चिप्स 1 वाट बिजली का उपयोग करते हैं। एआरएम-आधारित चिप्स 4 वाट से कम बिजली का उपयोग करते हैं।
इसमें एक निश्चित और परिवर्तनशील आईएसए एन्कोडिंग प्रणाली है। इसमें एक निश्चित आईएसए एन्कोडिंग सिस्टम है।
आरआईएससी वी निर्देश सेट आकार 16-बिट से 128-बिट्स तक है। इसका निर्देश आकार 16-बिट से 64-बिट तक होता है।
इसमें 32 सामान्य प्रयोजन और फ्लोटिंग पॉइंट रजिस्टर शामिल हैं। इसमें 31 सामान्य प्रयोजन और फ्लोटिंग पॉइंट रजिस्टर शामिल हैं।
इसमें 26-सिंगल प्रिसिजन फ्लोटिंग पॉइंट ऑपरेशन हैं। इसमें 33-सिंगल प्रिसिजन फ्लोटिंग पॉइंट ऑपरेशन हैं।
इसमें 26-डबल सटीक फ्लोटिंग पॉइंट ऑपरेशन हैं। इसमें 29-डबल सटीक फ्लोटिंग पॉइंट ऑपरेशन हैं।

आरआईएससी वी वेरिलोग कोड

आरआईएससी के लिए निर्देश मेमोरी वेरिलॉग कोड नीचे दिखाया गया है।

// आरआईएससी प्रोसेसर के लिए वेरिलोग कोड
// निर्देश मेमोरी के लिए वेरिलोग कोड

मॉड्यूल निर्देश_मेमरी (
इनपुट [15:0] पीसी,
आउटपुट [15:0] निर्देश
);

reg [`col - 1:0] मेमोरी [`row_i - 1:0];
तार [3: 0] ROM_addr = पीसी [4: 1];
शुरुआती
शुरू करना
$readmemb ('./test/test.prog', मेमोरी, 0,14);
समाप्त
निर्देश असाइन करें = मेमोरी [rom_addr];

एंडमॉड्यूल

16-बिट RISC V प्रोसेसर के लिए वेरिलॉग कोड:

मॉड्यूल Risc_16_bit(
इनपुट क्लर्क
);

वायर जंप, bne, beq, mem_read, mem_write, alu_src, reg_dst, mem_to_reg, reg_write;
तार [1:0] alu_op;
तार [3:0] ओपकोड;

// डेटा पथ

डेटापथ_यूनिट डीयू
(
.clk(clk),
।कुदें कुदें),
मेंढक (मेंढक),
.mem_read(mem_read),
.mem_write(mem_write),
.alu_src(alu_src),
.reg_dst(reg_dst),
.mem_to_reg(mem_to_reg),
.reg_write(reg_write),
.bne(bne),
.alu_op(alu_op),
.opcode(opcode)
);

// नियंत्रण विभाग
Control_Unit नियंत्रण
(
.opcode(opcode),
.reg_dst(reg_dst),
.mem_to_reg(mem_to_reg),
.alu_op(alu_op),
।कुदें कुदें),
.bne(bne),
मेंढक (मेंढक),
.mem_read(mem_read),
.mem_write(mem_write),
.alu_src(alu_src),
.reg_write(reg_write)
);
एंडमॉड्यूल

निर्देश सेट

RISC V निर्देश सेट की चर्चा नीचे की गई है।

अंकगणितीय आपरेशनस

आरआईएससी वी अंकगणितीय संचालन नीचे सूचीबद्ध हैं।

स्मृति सहायक टाइप अनुदेश विवरण
जोड़ें rd, rs1, rs2

आर

जोड़ें आरडीß आरएस1 + आरएस2
उप आरडी, आरएस1, आरएस2

आर

घटाना rdß rs1 -  rs2
ADDI rd, rs1, imm12

मैं

तत्काल जोड़ें आरडीß आरएस1 + आईएमएम12
एसएलटी आरडी, आरएस1, आरएस2

आर

से कम सेट करें rdß rs1 -< rs2
एसएलटीआई आरडी, आरएस1, आईएमएम12

मैं

तत्काल से कम सेट करें rdß rs1 -< imm12
एसएलटीयू आरडी, आरएस1, आरएस2

आर

अहस्ताक्षरित से कम सेट करें rdß rs1 -< rs2
एसएलटीआईयू आरडी, आरएस1, आईएमएम12

मैं

तत्काल अहस्ताक्षरित से कम सेट करें rdß rs1 -< imm12
एलयूआई आरडी, आईएम 20

में

ऊपरी तत्काल लोड करें आरडीß आईएम 20<<12
एयूआईपी आरडी, आईएम 20

में

पीसी में तत्काल ऊपरी जोड़ें आरडीß पीसी+आईएमएम20<<12

तार्किक संचालन

आरआईएससी वी तार्किक संचालन नीचे सूचीबद्ध हैं।

स्मृति सहायक टाइप अनुदेश विवरण
और rd, rs1, rs2

आर

तथा आरडीß आरएस1 और आरएस2
या rd, rs1, rs2

आर

या आरडीß आरएस1 | rs2
XOR  rd, rs1, rs2

आर

नि: शुल्क rdß rs1 ^  rs2
ANDI  rd, rs1, imm12

मैं

और तत्काल आरडीß आरएस1 और आईएमएम2
ओआरआई आरडी, आरएस1, आईएमएम12

मैं

या तत्काल आरडीß आरएस1 | आईएमएम12
ओएक्सआरआई आरडी, आरएस1, आईएमएम12

मैं

एक्सओआर तत्काल आरडीß आरएस1 ^ आरएस2
एसएलएल आरडी, आरएस1, आरएस2

आर

लेफ्ट लॉजिकल rdß rs1 <<  rs2
एसआरएल आरडी, आरएस1, आरएस2

आर

दाईं ओर तार्किक शिफ्ट करें rdß rs1 >>  rs2
आरएएस आरडी, आरएस1, आरएस2

आर

सही अंकगणित शिफ्ट करें rdß rs1 >>  rs2
SLLI rd, rs1, शाम

मैं

शिफ्ट वाम तार्किक तत्काल rdß rs1 << शामत
एसआरएलआई आरडी, आरएस1, शाम

मैं

शिफ्ट दाएं तार्किक तत्काल rdß rs1 >> शाम
SRAI rd, rs1, shamt

मैं

दाएं अंकगणित को तत्काल शिफ्ट करें rdß rs1 >> शाम

लोड / स्टोर संचालन

आरआईएससी वी लोड/स्टोर संचालन नीचे सूचीबद्ध हैं।

स्मृति सहायक टाइप अनुदेश विवरण
LD  rd, imm12 (rs1)

मैं

डबलवर्ड लोड करें rdß मेम [rs1 +imm12]
एलडब्ल्यू आरडी, आईएमएम12 (आरएस1)

मैं

लोड शब्द rdß मेम [rs1 +imm12]
एलएच आरडी, आईएमएम12 (आरएस1)

मैं

आधा लोड करें rdß मेम [rs1 +imm12]
एलबी आरडी, आईएमएम12 (आरएस1)

मैं

लोड बाइट rdß मेम [rs1 +imm12]
LWU rd, imm12 (rs1)

मैं

लोड शब्द अहस्ताक्षरित rdß मेम [rs1 +imm12]
एलएचयू आरडी, आईएमएम12 (आरएस1)

मैं

आधा शब्द अहस्ताक्षरित लोड करें rdß मेम [rs1 +imm12]
एलबीयू आरडी, आईएमएम12 (आरएस1)

मैं

लोड बाइट अहस्ताक्षरित rdß मेम [rs1 +imm12]
एसडी  rs2, imm12 (rs1)

एस

डबल शब्द स्टोर करें rs2 से मेम [rs1 +imm12]
SW rs2, imm12 (rs1)

एस

स्टोर शब्द rs2 (31:0) से मेम [rs1 +imm12]
एसएच आरएस 2, आईएमएम 12 (आरएस 1)

एस

आधा रास्ता स्टोर करें rs2 (15:0) से मेम [rs1 +imm12]
एसबी आरएस2, आईएमएम12 (आरएस1)

एस

स्टोर बाइट rs2 (15:0) से मेम [rs1 +imm12]
SRAI rd, rs1, shamt

मैं

दाएं अंकगणित को तत्काल शिफ्ट करें rs2 (7:0) से मेम [rs1 +imm12]

शाखा संचालन

आरआईएससी वी शाखाओं के संचालन नीचे सूचीबद्ध हैं।

स्मृति सहायक टाइप अनुदेश विवरण
बीईक्यू आरएस1, आरएस2, आईएमएम12

एसबी

शाखा बराबर अगर rs1 == rs2

पीसी ß पीसी + इम 12

बीएनई आरएस1, आरएस2, आईएमएम12

एसबी

शाखा नहीं के बराबर अगर rs1!= rs2

पीसी ß पीसी + इम 12

बीजीई  rs1, rs2, imm12

एसबी

शाखा से बड़ा या बराबर अगर rs1>= rs2

पीसी ß पीसी + इम 12

BGEU  rs1, rs2, imm12

एसबी

अहस्ताक्षरित से बड़ी या उसके बराबर शाखा अगर rs1>= rs2

पीसी ß पीसी + इम 12

बीएलटी rs1, rs2, imm12

एसबी

शाखा से कम अगर rs1< rs2

पीसी ß पीसी + इम 12

BLTU  rs1, rs2, imm12

एसबी

अहस्ताक्षरित . से कम शाखा अगर rs1< rs2

पीसी ß पीसी+आईएमएम12 <<1

जेएएल आरडी, आईएम20

यूजे

कूदो और लिंक आरडीßपीसी+4
पीसीß पीसी+आईएमएम20
JALR  rd, imm12(rs1)

मैं

कूदो और लिंक रजिस्टर आरडीßपीसी+4
पीसीß rs1+imm12

लाभ

आरआईएससी के लाभ वी प्रोसेसर निम्नलिखित को शामिल कीजिए।

  • आरआईएससीवी का उपयोग करके, हम विकास समय, सॉफ्टवेयर विकास, सत्यापन आदि बचा सकते हैं।
  • इस प्रोसेसर में सादगी, खुलापन, प्रतिरूपकता, क्लीन-स्लेट डिज़ाइन और एक्स्टेंसिबिलिटी जैसे कई फायदे हैं।
  • यह जीसीसी (जीएनयू कंपाइलर कलेक्शन), एक फ्री-सॉफ्टवेयर कंपाइलर और के माध्यम से कई भाषा कंपाइलरों द्वारा समर्थित है। लिनक्स ओएस .
  • इसका उपयोग कंपनियों द्वारा स्वतंत्र रूप से किया जा सकता है क्योंकि कोई रॉयल्टी नहीं है, कोई लाइसेंस शुल्क नहीं है और कोई तार जुड़ा नहीं है।
  • RISC-V प्रोसेसर में कोई नई या नवीन विशेषताएँ शामिल नहीं हैं क्योंकि यह केवल RISC के स्थापित सिद्धांतों का पालन करता है।
  • कई अन्य आईएसए के समान, यह प्रोसेसर विनिर्देश केवल विभिन्न निर्देश सेट स्तरों को परिभाषित करता है। तो इसमें 32 और 64-बिट वेरिएंट के साथ-साथ फ्लोटिंग पॉइंट निर्देशों के लिए समर्थन देने के लिए एक्सटेंशन शामिल हैं।
  • ये मुफ़्त, सरल, मॉड्यूलर, स्थिर आदि हैं।

नुकसान

आरआईएससी वी प्रोसेसर के नुकसान निम्नलिखित को शामिल कीजिए।

  • जटिल निर्देश अक्सर संकलक और प्रोग्रामर द्वारा उपयोग किए जाते हैं।
  • एक आरआईएससी का ओ/पी कोड के आधार पर बदल सकता है जब लूप के भीतर के बाद के निर्देश निष्पादन के लिए पहले के निर्देश पर निर्भर करते हैं।
  • इन प्रोसेसरों को विभिन्न प्रकार के निर्देशों को तेजी से सहेजने की आवश्यकता होती है, जिसके लिए समयबद्ध तरीके से निर्देश का जवाब देने के लिए एक बड़ी कैश मेमोरी सेट की आवश्यकता होती है।
  • आरआईएससी की संपूर्ण विशेषताएं, क्षमताएं और लाभ मुख्य रूप से वास्तुकला पर निर्भर करते हैं।

अनुप्रयोग

आरआईएससी वी . के आवेदन प्रोसेसर निम्नलिखित को शामिल कीजिए।

  • RISC-V का उपयोग एम्बेडेड सिस्टम, आर्टिफिशियल इंटेलिजेंस और मशीन लर्निंग में किया जाता है।
  • इन प्रोसेसर का उपयोग उच्च-प्रदर्शन-आधारित एम्बेडेड सिस्टम अनुप्रयोगों में किया जाता है।
  • यह प्रोसेसर कुछ विशेष क्षेत्रों जैसे एज कंप्यूटिंग, एआई और स्टोरेज एप्लिकेशन में उपयोग करने के लिए उपयुक्त है।
  • आरआईएससी-वी महत्वपूर्ण है क्योंकि यह छोटे उपकरण निर्माताओं को बिना भुगतान किए हार्डवेयर डिजाइन करने की अनुमति देता है।
  • यह प्रोसेसर केवल शोधकर्ताओं और डेवलपर्स को स्वतंत्र रूप से उपलब्ध आईएसए या निर्देश सेट आर्किटेक्चर के साथ डिजाइन के साथ-साथ शोध करने की अनुमति देता है।
  • आरआईएससी वी के अनुप्रयोग छोटे एम्बेडेड माइक्रोकंट्रोलर से लेकर डेस्कटॉप पीसी और वेक्टर प्रोसेसर सहित सुपर कंप्यूटर तक हैं।

इस प्रकार, यह है एक आरआईएससी वी प्रोसेसर का एक सिंहावलोकन - वास्तुकला, अनुप्रयोगों के साथ काम करना। यहाँ आपके लिए एक प्रश्न है, CISC प्रोसेसर क्या है?